2025年最新PG电子游戏攻略与沉浸式试玩技巧！注册即领新手礼包(访问：363050.com 领取888U)，手机版全面适配iOS/Android，跨平台数据互通，每日更新限时优惠！立即探索科幻世界，开启你的PG电子之旅。各种集成电路(IC)封装体的心脏位臵处，皆 装有线路密集的晶粒(Dies)或芯片(Chip)，此 种小型的线;，是从多片集合的晶圆 (Wafer)上所切割而来。

　　指在线路完工的晶圆表面，再制做上微小的 焊锡凸块(或黄金凸块)，以方便下游进行TAB 与FlipChip等封装与组装制程。这种尺寸在 1mm左右的微小凸块，其制作技术非常困难， 国内至今尚未投入生产。

　　是将集成电路之芯片，以含银的环氧树脂胶，直接贴合黏着 在电路板上，并经由引脚之打线;(WireBonding)后，再加 以适当抗垂流性的环氧树脂或硅烷(Silicone)树脂，将COB区 予以密封，如此可省掉集成电路的封装成本。一些消费级的 电子表笔或电子表，以及各种定时器等，皆可利用此方式制 造。该次微米级的超细线路是来自铝膜真空蒸着 (VacuumDeposit)，精密光阻，及精密电浆蚀刻 (PlasmaEtching)法所制得的晶圆。再将晶圆切割而得单独芯 片后，并续使晶粒在定架中心完成焊装(DieBond)后，再经 接脚打线、封装、弯脚成型即可得到常见的IC。其中四面接 脚的大型IC(VLSI)又称ChipCarrier芯片载体，而新式的 TAB也是一种无需先行封装的芯片载体。又自SMT盛行 以来，原应插装的电阻器及电容器等，为节省板面组装空间 及方便自动化起见，已将其卧式轴心引脚的封装法，更改而 为小型片状体，故亦称为片状电阻器ChipResistor，或片状 电容器ChipCapacitor等。又，Chips是指钻针上钻尖部份之 第一面切削刃口之崩坏，谓之Chips。

　　是一种无引脚大型芯片(VLSI)的瓷质封装体， 可利用其各垛口中的金属垫与对应板面上的 焊垫进行焊接。此种堡型IC较少用于一般性 商用电子产品，只有在大型计算机或军用产 品上才有用途。

　　指将半导体晶圆(Wafer)，以钻石刀逐一切割 成电路体系完整的芯片(Chip)或晶粒(Die)单 位，其分割之过程称为Dicing。

　　将完成测试与切割后的良好晶粒，以各种方法安装 在向外互连的引线架体系上(如传统的LeadFrame或 新型的BGA载板)，称为安晶。然后再自晶粒各 输出点(Output)与脚架引线间打线互连，或直接以 凸块(Bump)进行覆晶法(FlipChip)结合，完成IC的 封装。上述之晶粒安装，早期是以芯片背面的镀 金层配合脚架上的镀金层，采高温结合(T.C.Bond) 或超音波结合(U.C.Bond)下完成结合，故称为 DieBond。但目前为了节省镀金与因应板面直接晶 粒安装(DCA或COB)之新制程起见，已改用含银 导热胶之接着，代替镀金层熔接，故改称为 DieAttach。

　　指由四周矩垫紧密排列所组成之方环状设 计，如同菊瓣依序罗列而成的花环。常见者 如芯片外围之电极垫，或板面各式QFP之焊 垫均是。

　　是指在一独立个体上，可执行独立运作的功 能，且非经破坏无法再进一步区分其用途的 基本电子零件。

　　当两导体间有电位差存在时，其介质之中会 集蓄电能量，些时将会有电容出现。其数 学表达方式C＝Q／V，即电容(法拉)＝电量 (库伦)／电压(伏特)。若两导体为平行之平板 (面积A)，而相距d，且该物质之介质常数 (DielectricConstant)为ε时，则C＝εA／d。故 知当A、d不变时，介质常数愈低，则其间所 出现的电容也将愈小。

　　指从IC内藏的芯片与引脚整间完成电性结合 的金属细线而言，常用者有金线、Bump突块（BGA、TAB、零件、封装、 Bonding）

　　指各种突起的小块，如杜邦公司一种SSD制 程(SelectiveSolderDeposit)中的各种 SolderBump法，即突块的一种用途(详见 电路板信息杂志第48期P.72)。又，TAB之组 装制程中，芯片(Chip)上线路面的四周外围， 亦做有许多小型的焊锡或黄金突块(面积约 1μ2)，可用以反扣覆接在TAB的对应内脚上， 以完成晶粒(Chip)与载板(PCB)各焊垫的 互连。此突块之角色至为重要，此制程目 前国内尚未推广。

　　(1)塑料载板(BT)的P-BGA(有双面及多层)， 此类国内已开始量产。

　　(5)其它特殊BGA，如Kyocera公司的DBga(Dimpled),olin的M-BGA及Prolinx公司的 V-BGA等。后者特别值得一提，因其产品首 先在国内生产，且十分困难。做法是以银膏 做为层间互连的导电物料，采增层法 (BuildUp)制做的V-BGA(Viper)，此载板中因 有两层厚达10mil以上的铜片充任散热层，故 可做为高功率(5～6W)大型IC的封装用途。

　　利用锡铅之共融合金(63/37)做成可高温软塌 的凸球，并定构于芯片背面或线路正面，对 下游电路板进行直接安装(DCA)，谓之芯 片焊接。C4为IBM公司二十多年前所开故的 制程，原指对芯片进行可控制软塌的芯片焊 接(ControlledCollapsedChipConnection)， 现又广用于P-BGA对主机板上的组装焊接， 是芯片连接以外的另一领域塌焊法。

　　是指卷带自动结合(TAB)式的载体引脚， 可将裸体芯片直接焊接在TAB的内脚上，并 再利用其外脚焊接在电路板上，这种做为芯 片载体的梁式平行密集排列引脚，称为 BeamLead。

　　从已完工的晶圆(Water)上切下的芯片，不按 传统之IC先行封装成体，而将芯片直接组装 在电路板上，谓之BareChipAssembly。早期 的COB(ChiponBoard)做法就是裸体芯片的具 体使用，不过COB是采芯片的背面黏贴在板 子上，再行打线及胶封。而新一代的 BareChip却连打线也省掉，是以芯片正面的 各电极点，直接反扣熔焊在板面各配合点上， 称为FlipChip法。或以芯片的凸块扣接在 TAB的内脚上，再以其外脚连接在PCB上。 此二种新式组装法皆称为裸体芯片组装， 可节省整体成本约30%左右。

　　指半导体类之各种主动性集成电路器或晶体 管，相对另有Passive﹣Parts被动零件，如电 阻器、电容器等。

　　指传统圆柱式电阻器或电容器，均自两端中 心有接脚引出，用以插装在板子通孔中，以 完成其整体功能。

　　液晶显像器(LCD)玻璃电路中，其各ITO(IndiumTinOxide) 电极，须与电路板上的多种驱动IC互连，才能发挥显像的功 能。目前各类大型IC仍广采QFP封装方式，故须先将QFP安 装在PCB上，然后再用导电胶(如Ag/Pd膏、Ag膏、单向导电 胶等)与玻璃电路板互连结合。新开故的做法是把驱动用大 型IC(DriverLSI)的Chip，直接用覆晶方式扣装在玻璃板 的ITO电极点上，称为COG法，是一很先进的组装技术。类 似的说法尚有COF(ChiponFilm)等。ConformalCoating贴护 层，护形完成零件装配的板子，为使整片板子外形受到仔细 的保护起见，再以绝缘性的涂料予以封护涂装，使有更好的 信赖性。一般军用或较高层次的装配板，才会用到这种外形 贴护层。

　　是一种大型组件的引脚封装方式，与QFP的四面引脚相似， 都是利用SMT锡膏焊接与电路板相连。其不同处是罗列在四 周的一度空间单排式引脚，如鸥翼形伸脚、平伸脚、或缩 回腹底的J型脚等；改变成腹底全面数组或局部数组，采行 二度空间面积性的焊锡球脚分布，做为芯片封装体对电路板 的焊接互连工具。BGA是1986年Motorola公司所开发的封装 法，先期是以BT有机板材制做成双面载板(Substrate)，代替 传统的金属脚架(LeadFrame)对IC进行封装。BGA最大的好 处是脚距(LeadPitch)比起QFP要宽松很多，目前许多QFP的 脚距已紧缩到12.5mil甚至9.8mil之密距(如P5笔记型计算机所 用DaughterCard上320脚CPU的焊垫即是，其裸铜垫面上的 焊料现采SuperSolder法施工)，使得PCB的制做与下游组装 都非常困难。但同功能的CPU若改成腹底全面方阵列脚的 BGA方式时，其脚距可放松到50或60mil，大大舒缓了上下 游的技术困难。目前BGA约可分五类，即：

　　指半导体集成电路(IC)内心脏部份之芯片 (Chip)，在进行封装成为完整零件前之互连 作业。传统芯片互连法，是在其各电极点与 引脚之间采打线方式(WireBonding)进行；后 有卷带自动结合(TAB)法；以及最先进困 难的覆晶法(FlipChip)。后者是近乎裸晶大 小的封装法(CSP)，精密度非常高。

　　系指通孔的孔位，或表面黏装的焊垫，以方 格交点式着落在板面上(即矩阵式)的数组情形。 常见针脚格点式排列的插装零件称为 PGA(PinGridArray)，另一种球脚格点矩阵 式排列的贴装零件，则称为 BGA(BallGridArray)。